芯原新一代Chiplet携手台积电，采用5nm结合12nm工艺，最快明年问世
2022-04-03 星期日
芯原 2021 年全年运营扭亏为盈，连续第三季度单季获利，在布局神经网络 NPU、CPU、GPU、DSP 等领域后，芯原看好 Chiplet 技术的超前布局，可将公司推上新高点。据了解，芯原已基于台积电的 12nm 工艺开发一颗平板电脑高端处理器 SoC，更着手推进 5nm ＋ 12nm 的芯粒 Chiplet，同样是与台积电合作，该个 Chiplet 计划明年问世。
如何延续摩尔定律的寿命是半导体界的共同议题，芯粒 Chiplet 是一个很好的解方，且已有许多国际级半导体大厂投入 Chiplet 技术解决方案的推广。根据 Omdia 针对全球 Chiplet 处理器芯片的调研指出，2018 年该市场规模约 6.45 亿美元，到了 2024 年 58 亿美元，2035 年全球 Chiplet 处理器芯片市场规模可高达 570 亿美元。过去 Chiplet 推广速度不快，其中一个关键是未有统一接口标准。该问题在今年三月，由英特尔号召组成 UCIe (Universal Chiplet Interconnect Express) 产业联盟中将获得解决，首批有十多家科技巨头一起携手推动 Chiplet 接口规范的标准化，目前已推出 UCIe 1.0 版本规范。UCIe 是一种开放的 Chiplet 互连规范，它定义了封装内 Chiplet 之间的互连，以实现 Chiplet 在封装级别的普遍互连和开放的 Chiplet 生态系统。首批加入的成员包括日月光、AMD、Arm、Google Cloud、英特尔、Meta、微软、高通、三星和台积电等十家企业。芯原也在宣布正式加入 UCIe 产业联盟，是中国大陆首批加入该组织的企业。芯原指出，将与 UCIe 产业联盟其他成员共同致力于 UCIe 1.0 版本规范和新一代 UCIe 技术标准的研究与应用，为芯原 Chiplet 技术和产品的发展进一步夯实基础。根据《问芯Voice》了解，芯原已基于台积电的 12nm 工艺开发一颗平板电脑高端处理器 SoC，为了验证一个先进缓存技术。接下来，更着手推进 5nm（主要是 CPU 和 GPU）＋12nm (其他IPs包括IO)的芯粒 Chiplet，同样是基于台积电平台，该个 Chiplet 计划明年问世。由于 Chiplet 是通用的，不同组合的芯片裸片，可根据需求应用于平板电脑处理器或是汽车处理器上。Chiplet 与现在主流的单芯片SoC原理不同。 SoC 讲求高度集成化，将多个不同功能与任务的计算单元放在同一块晶圆上，如智能手机SoC集成了CPU、GPU、DSP、ISP、NPU、Modem 等计算单元和接口 IP。
Chiplet 概念原理完全不一样，是将一块原本十分复杂的 SoC 芯片，从设计时就先按照不同的计算单元进行分解，并选择最适合的半导体工艺技术分别制造，之后再类似搭积木，通过先进封装技术将各个单元彼此互联，最终集成封装为一个系统芯片。第一，因为切割成为不同的独立芯粒制造，比较容易保有较高的良率。第二，可降低设计的复杂度，尤其是进入 5nm 先进工艺技术后，整个设计复杂度大幅提升，Chiplet 方式可以协助有效降低成本。在芯片设计初期，就将大 SoC 依照不同的功能分解成为不同的芯粒，且部分芯粒可以类似模块化的设计，并重复运用在不同的芯片产品当中。根据调研机构统计，芯原是全球第七大半导体IP供应商，成长率靠前。芯原的业务模式起源，与 30 年前的台积电很相似。台积电发明的晶圆代工协助很多 IC 设计公司不用自己建厂，解决了固定成本的问题，走向“轻资产”模式，成就美国高通、博通、英伟达等 IC 设计巨头诞生。
今日的芯源也在做类似台积电 30 年前做的事，一来可以提供 IP，二来提供芯片设计和生产管理服务，不但可以简易芯片量产上市的流程，更可协助 IC 设计客户将运营成本降到 10% 以下，实现“轻设计”模式。戴伟民指出，芯原的 IP 除了 CPU 之外，还有六大处理器，包含神经网络 NPU、GPU、DSP、ISP、显示处理 IP、视频 VPU。
根据六大应用区分芯原营收，消费性电子占 30.89%、物联网 25.44%、计算机与周边 16.81%、数据处理 14.21%、工业 8.02%、汽车电子占 4.63%。戴伟民强调，芯原 51% 营收来自国外，但 95％ 的研发都在国内，其他 5% 在美国硅谷和德州。芯原提供一站式的设计服务，每年流片约 30～50 颗芯片，已出货 1 万片的 14nm FinFET，以及近 3 万片的 10nm FinFET 晶圆。来自 7nm 及以下工艺节点的营收将近 50%，14nm 及以下工艺节点的营收占 70%。戴伟民也看好 XR 设备可望取代手机，成为下一个互联网的硬件载体和计算平台。